Il possibile layout del die della CPU Intel Arrow Lake-S Desktop è stato rivelato, dandoci un primo sguardo alla disposizione ristrutturata P-Core ed E-Core.
La CPU desktop Arrow Lake-S di Intel muore per presentare una struttura di core ampiamente riorganizzata, i cluster Lion Cove P-Core e Skymont E-Core sono strettamente stipati insieme
Sembra che Intel stia apportando molte modifiche alla struttura interna delle sue CPU Arrow Lake di prossima generazione. Secondo un diagramma a blocchi condiviso da @Kepler_L2 , sembra che i P-Core e gli E-Core questa volta saranno disposti strettamente.
Iniziando dai dettagli, il diagramma si basa su informazioni rivelate quasi un anno fa e all’inizio di quest’anno, Kepler ha proposto un possibile rendering seguito da Bionic Squash che ha affermato che il riquadro di calcolo sarebbe stato molto simile a quello nuova disposizione. Le CPU Arrow Lake presenteranno fino a 8 P-Core basati sull’architettura core Lion Cove e 16 E-Core basati sull’architettura Skymont E-Core. Ciò consentirà fino a 24 core e 24 thread poiché si dice che le CPU manchino del supporto hyper-threading.
I P-core Intel Lion Cove per le CPU Lunar Lake dispongono di 2,5 MB di cache L2 per core , ma le CPU Arrow Lake avranno 3,0 MB di cache L2 per core e 3 MB di cache L3 per un totale di 24 MB di cache L3 che saranno completamente condivisi, mentre gli E-core Skymont avranno 4 MB di cache L2 per cluster e ogni cluster riceverà 3 MB di cache L3.
- Cache P-Core di Arrow Lake (Lion Cove): 3 MB L2 / 3 MB L3
- Cache E-Core di Arrow Lake (Skymont): 4 MB L2 / 3 MB L3
- Cache P-Core di Raptor Lake (Raptor Cove): 2 MB L2 / 3 MB L3
- Cache E-Core di Raptor Lake (Gracemont): 4 MB L2 / 3 MB L3
La parte interessante è che ogni due Lion Cove P-Core avranno un cluster E-Core impilato proprio nel mezzo e non saranno separati dai P-Core come nei progetti precedenti. Questo nuovo layout potrebbe aiutare a migliorare la comunicazione tra chip, il che può aiutare il Thread Director a decidere meglio quali core può utilizzare meglio per il carico di lavoro e può anche aiutare con le latenze sulla stessa interconnessione del bus ad anello.
Il tempo di viaggio sarà anche ridotto poiché gli E-Core erano solitamente alla fine del die, il che significava che il primo P-Core comunicava con il primo E-Core dovendo viaggiare tra il resto dei core, ma avere un cluster E-Core accanto a ciascuno dei P-Core può in definitiva risolvere molti degli inconvenienti di intercomunicazione riscontrati con i chip Alder Lake e Raptor Lake. Intel ha già confermato che i Lion Cove P-Core che vanno nelle CPU Lunar Lake e Arrow Lake sono diversi sotto molti aspetti .
Per Lunar Lake, il Thread Director inizia dagli E-Core, ma per le opzioni ad alte prestazioni inizierà dai P-Core e offrirà agli OEM la flessibilità di adattare la pianificazione in base alle loro necessità. La direzione del thread fornisce il suggerimento su quale core posizionare il carico di lavoro, la decisione finale spetta al sistema operativo.
Questa sarà sicuramente una scelta di design interessante da parte di Intel per le sue CPU Arrow Lake ad alte prestazioni di prossima generazione. L’architettura si adatterà ai formati desktop e mobile e arriverà per la prima volta nello spazio desktop entro ottobre, quindi rimanete sintonizzati per ulteriori informazioni nei prossimi mesi.